Laporan Akhir 2

 

[KEMBALI KE MENU SEBELUMNYA]

DAFTAR ISI

1. Jurnal

2. Alat dan Bahan

3. Rangkaian Simulasi

4. Prinsip Kerja Rangkaian

5. Video Rangkaian

6. Analisa

7. Link Download

1. Jurnal [kembali]

        

2. Alat dan Bahan [kembali]

    a. D- Flip Flop

    b. JK Flip Flop

    c. Switch

    d. VCC 5V

    e. LED

    f. Ground

3. Rangkaian Simulasi [kembali]

   

  

4. Prinsip Kerja

Pada percobaan ini menggunakan D flip flop dan Jk flip flop, pada D flip flop prinsip kerjanya jika input clock berlogika 1 maka input akan diteruskan ke rangkaian Rs flip flop, pada saat berlogika 1 maka  set Q berlogika 1 dan saat diberikan input berogika 0 akibatnya reset Q akan berlogika 0

 

Apabila input clock berlogika 1 “High” maka input pada jalur data akan di teruskan ke rangkaian RS flip flop, dimana pada saat input jalur Data 1 “High” maka kondisi tersebut adalah Set Q menjadi 1 “High” dan pada saat jalur Data diberikan input 0 “Low” maka kondisi yang terjadi adala Reset Q menjadi 0 “Low”.

Read more at: https://elektronika-dasar.web.id/data-flip-flop-d-flip-flop/
Copyright © Elektronika Dasar

Apabila input clock berlogika 1 “High” maka input pada jalur data akan di teruskan ke rangkaian RS flip flop, dimana pada saat input jalur Data 1 “High” maka kondisi tersebut adalah Set Q menjadi 1 “High” dan pada saat jalur Data diberikan input 0 “Low” maka kondisi yang terjadi adala Reset Q menjadi 0 “Low”.

Read more at: https://elektronika-dasar.web.id/data-flip-flop-d-flip-flop/
Copyright © Elektronika Dasar

pabila input clock berlogika 1 “High” maka input pada jalur data akan di teruskan ke rangkaian RS flip flop, dimana pada saat input jalur Data 1 “High” maka kondisi tersebut adalah Set Q menjadi 1 “High” dan pada saat jalur Data diberikan input 0 “Low” maka kondisi yang terjadi adala Reset Q menjadi 0 “Low”.

Read more at: https://elektronika-dasar.web.id/data-flip-flop-d-flip-flop/
Copyright © Elektronika Dasar

pabila input clock berlogika 1 “High” maka input pada jalur data akan di teruskan ke rangkaian RS flip flop, dimana pada saat input jalur Data 1 “High” maka kondisi tersebut adalah Set Q menjadi 1 “High” dan pada saat jalur Data diberikan input 0 “Low” maka kondisi yang terjadi adala Reset Q menjadi 0 “Low”.

Read more at: https://elektronika-dasar.web.id/data-flip-flop-d-flip-flop/
Copyright © Elektronika Dasar

Pada JK flip flop saat J berlogika 1 dan K berlogika 0 maka output yang dihasilkan yaitu Q berlogika 1, dan pada saat J dan K berlogika 1 maka flip flop akan berisfat toggle , jika J dan K berlogika 0 maka tidak akan merubah output dari Q  dan Q akan tetap seperti sebelumnya.

 

 

5. Analisa

Percobaan 4

3. Bagaimana jika B0 dan B1 sama sama diberi logika 0, apa yang terjadi pada rangkaian?

Jawab :

Pada saat B0 dan B1 diberi logika 0 maka yang terjadi adalah input dari jk flip flop akan berlogika 0 dan outputnya menhasilkan logika 1, pada D flip flop inputnya akan berlogika 0 dan menghasilkan output berlogika 1 sehingga seluruh lampu led inputnya berlogika 1 dan outputnya berlogika 0 dan seluruh lampu menyala.

4. Bagaimana jika B3 diputuskan/tidak dibubungkan pada rangkaian  apa yang terjadi pada rangkaian

Jawab :

Jika B3 diputuskan hasil yang didapat yaitu lampu led akan tetap menyala dan tidak terjadi apa-apa terhadap rangkaian

5. Jelaskan apa yang dimaksud kondisi toggle, kondisi not change, dan kondisi terlarang pada flip flop

 

Jawab :

-Kondisi toggle pada flip flop adalah ketika output dari Q dan Q komplemen pada flip flop terus menerus bergantian dengan jeda waktu antara logika 1 dan 0

-kondisi not cchange pada flip flop artinya adalah kondisi dari input tidak akan mempengaruhi hasil output dari flip flop

-Kondisi terlarang dari flip flop artinya saat jika terdapat clock maka saat input diberi berpapun mka akan terjadi perubahan pada outputnya.

 

6. Video Rangkaian

 

 Link Download 

 Html : Download

Video : Download 

Rangkaian : Download